四、各家先進(jìn)封裝技術(shù)進(jìn)展

      在先進(jìn)封裝的市場爭奪中，OSAT企業(yè)、晶圓代工廠、IDM、Fabless公司、EDA工具廠商等都加入了其中，且斥資巨大。這些不同類型的企業(yè)對“先進(jìn)封裝”概念的理解，以及由此產(chǎn)生的技術(shù)/產(chǎn)品布局，存在著較大的差異性，大體上可分為兩類：

     第一類是以O(shè)SAT, 晶圓代工廠，IDM為代表，其中OSAT以基板或凸塊(Bump)為基礎(chǔ)發(fā)展靈活的多產(chǎn)品組合，并推動(dòng)晶圓后續(xù)制程的線寬/線距持續(xù)演進(jìn);晶圓代工廠及IDM的優(yōu)勢還是在于能提供完整的設(shè)計(jì)及晶圓制程以適配先進(jìn)封裝。第二類是Fabless和EDA公司，他們均與封裝設(shè)計(jì)相關(guān)，EDA工具廠商的優(yōu)勢在于提供更完整的設(shè)計(jì)流程、設(shè)計(jì)工具，方便Fabless公司更快的完成產(chǎn)品設(shè)計(jì)，縮短上市時(shí)間。

不過，盡管路徑不同，但他們對先進(jìn)封裝的目標(biāo)是一致的，都追求實(shí)現(xiàn)更小尺寸，更小的線寬、線距，為高性能產(chǎn)品提供出色的散熱性能。目前來看，此輪“先進(jìn)封裝”的主要投資都投向了晶圓代工廠與OSAT企業(yè)，意在解決制程設(shè)備與工藝問題，雙方都有過往投資設(shè)備的優(yōu)勢，不同之處在于晶圓代工廠從高精度向下推進(jìn)，OSAT企業(yè)則向整合度更高突破，誰能先一步完成資源整合，誰就能取得市場優(yōu)勢。

      1、長電科技
     XDFOI系列是長電科技面向Chiplet異構(gòu)集成應(yīng)用推出的解決方案，包括2D/2.5D /3D chiplet等，可靈活實(shí)現(xiàn)異構(gòu)集成。相比2.5D TSV封裝，其具有更靈活的設(shè)計(jì)架構(gòu)、更低的成本、更優(yōu)化的性價(jià)比、更佳的可靠性，是一種適用于FPGA/ CPU/ GPU/ AI/5G網(wǎng)絡(luò)芯片等高端產(chǎn)品，量產(chǎn)項(xiàng)目和解決方案將于2022/2023年面市。

此外，受到TSV昂貴的成本和良率影響，長電科技還推出了無硅通孔扇出型晶圓級高密度封裝技術(shù)，使用Stacked VIA替代TSV。該技術(shù)可以實(shí)現(xiàn)多層RDL再布線層，2/2um線寬間距，40um級窄凸塊互聯(lián)，多層芯片疊加，集成高帶寬存儲，集成無源元件。未來，它還可以實(shí)現(xiàn)1/1um高密度的線寬間距以及20um極窄凸塊互聯(lián)。

     2、臺積電

深耕封裝領(lǐng)域10年的臺積電，主要以大尺寸的高性能晶圓級封裝2.5D CoWoS為起點(diǎn)，異構(gòu)整合面積超過2400mm2，功能包含邏輯電路，射頻電路及存儲器成品。而未來5-10年，臺積電先進(jìn)封裝技術(shù)演進(jìn)將更多集中在3DFabric。

3DFabric包括前端TSMC-SoIC(系統(tǒng)集成芯片)，以及后端CoWoS(Chip Last)和InFo(Chip First)系列封裝技術(shù)，允許將高密度互連芯片集成到一塊封裝模塊中，從而提高帶寬、縮短延遲和增加電源效率?？蛻艨梢詫⑦壿嬙O(shè)計(jì)的重點(diǎn)放在先進(jìn)的半導(dǎo)體技術(shù)上，在更成熟、成本更低的半導(dǎo)體技術(shù)上重復(fù)使用過去的模塊，如模擬、IO、RF等。

      也就是說，過去集成電路發(fā)展以增加晶體管和多器件組合為SoC的方式，持續(xù)改善SoC的尺寸及性能。未來3D方案，則是以SoC為基礎(chǔ)形成SoC-SoC 3D整合，將以前用基板或者導(dǎo)線連接的制程，演進(jìn)到使用晶圓級別的后段金屬連接，并提高連接密度及性能。

2012 年，TSMC 與 Xilinx 一起推出了當(dāng)時(shí)最大的 FPGA，它由四個(gè)相同的 28 nm FPGA 芯片并排安裝在中間層上。他們還開發(fā)了硅通孔（TSV），微凸點(diǎn)和再分布層（re-distribution-layer：RDL），以將這些組件連接在一起。臺電基于其構(gòu)造，封裝這種封裝解決方案，稱為CooS（Chip-on-Wafer-Substrate）。支持的封裝技術(shù)已成為高和高功率設(shè)計(jì)的實(shí)際行業(yè)標(biāo)準(zhǔn)。

臺積電于2017年推出了InFO（Integrated FanOut technology）技術(shù)。它使用聚酰胺薄膜代替了CoWoS中的中間層，從而降低了單體成本和高度，這也是臺積電成功應(yīng)用的重要標(biāo)準(zhǔn)。貨了海量用于智能手機(jī)的InFO設(shè)計(jì)。

臺積電于2019年又推出了集成芯片系統(tǒng)（SoIC）技術(shù)。 借助前端（國外工廠）設(shè)備，臺積電可以非常合理的壓地，然后使用大量的吸塑的銅吸附進(jìn)行焊（壓焊）設(shè)計(jì)，以更小的形狀因數(shù)，裝扮和能力。這兩種技術(shù)就逐漸演成了今天的 3D Fabric。

臺積電將他們的 2.5D 和 3D 封裝產(chǎn)品合并為一個(gè)單一的、全面的品牌3DFabric。

其中，2.5D封裝技術(shù)CoWoS可分為 CoWoS 和 InFO 系列。首先看CoWoS技術(shù)，可以分為以下幾種：

1）、CoWoS-S

用于die到die再分布層 (redistribution layer：RDL) 連接的帶有硅中介層的“傳統(tǒng)”基板上晶圓上芯片（chip-on-wafer-on-substrate with silicon interposer ）正在慶祝其大批量制造的第 10 年。

2）、CoWoS-R

CoWoS-R 選項(xiàng)用有機(jī)基板中介層取代了跨越 2.5D die放置區(qū)域范圍的（昂貴的）硅中介層。CoWoS-R 的折衷是 RDL 互連的線間距較小——例如，與 CoWoS-S 的亞微米間距相比，有機(jī)上的間距為 4 微米。

3）、CoWoS-L

在硅 –S 和有機(jī) –R 中介層選項(xiàng)之間，TSMC CoWoS 系列包括一個(gè)更新的產(chǎn)品，具有用于相鄰die邊緣之間（超短距離）互連的“本地”硅橋。這些硅片嵌入有機(jī)基板中，提供高密度 USR 連接（具有緊密的 L/S 間距）以及有機(jī)基板上（厚）導(dǎo)線和平面的互連和功率分配功能。

再看2.5D封裝技術(shù)InFO。

     據(jù)介紹，InFO 在載體上使用（單個(gè)或多個(gè)）裸片，隨后將這些裸片嵌入molding compound的重構(gòu)晶圓中。隨后在晶圓上制造 RDL 互連和介電層，這是“chip first”的工藝流程。單die InFO 提供了高凸點(diǎn)數(shù)選項(xiàng)，RDL 線從芯片區(qū)域向外延伸——即“扇出”拓?fù)?。如下圖所示，多die InFO 技術(shù)選項(xiàng)包括

InFO-PoP：“package-on-package”       InFO-oS：“InFO assembly-on-substrate”

     臺積電的3D封裝技術(shù)則是SoIC。據(jù)臺積電介紹，公司的3D 封裝與 SoIC 平臺相關(guān)聯(lián)，該平臺使用堆疊芯片和直接焊盤鍵合，面對面或面對背方向 -表示為 SoIC 晶圓上芯片（chip on wafer）。硅通孔 (TSV) 通過 3D 堆棧中的die提供連接。SoIC 開發(fā)路線圖如下所示——例如，N7-on-N7 芯片配置將在 21 年第四季度獲得認(rèn)證。

      3、英特爾

英特爾的先進(jìn)封裝技術(shù)路線圖覆蓋三大維度：功率效率、互連密度和可擴(kuò)展性。

多區(qū)塊異構(gòu)集成提升功率效率：單獨(dú)IP的異構(gòu)集成能夠帶來更大量的更小區(qū)塊，它們可以大量重復(fù)使用，開發(fā)時(shí)間從單片式集成SoC的3-4年、多晶片2-3年縮短至1年，并且芯片缺陷率進(jìn)一步降低。這樣一來，便于根據(jù)客戶的獨(dú)特需求定制產(chǎn)品，滿足產(chǎn)品快速的上市需求。

互連密度：當(dāng)前的Foveros技術(shù)能實(shí)現(xiàn)的凸點(diǎn)間距為50微米，這將使每平方毫米有大約400個(gè)凸點(diǎn)。未來，英特爾希望能將凸點(diǎn)間距縮減到大約10微米的，從而使凸點(diǎn)數(shù)量達(dá)到每平方毫米10000個(gè)。這樣，就可以實(shí)現(xiàn)更小、更簡單的電路，更低的電容和功耗，而不必做扇入(fan-in)和扇出(fan-out)。

可擴(kuò)展性：在這個(gè)維度上，ODI和CO-EMIB是兩大關(guān)鍵技術(shù)。英特爾構(gòu)建高密度MCP的關(guān)鍵基礎(chǔ)技術(shù)包括EMIB(嵌入式多芯片互連橋接)2D封裝、Foveros 3D封裝和融合了2D/3D的Co-EMIB;ODI是英特爾全新的全方位互連技術(shù)，頂部芯片可以像EMIB技術(shù)與其他小芯片進(jìn)行水平通信，同時(shí)還可以像Foveros技術(shù)通過硅通孔(TSV)與底部裸片進(jìn)行垂直通信。

在2D的平面多芯片封裝，英特爾獨(dú)有的競爭優(yōu)勢是嵌入式多芯片互連橋接（EMIB）技術(shù)，可以實(shí)現(xiàn)更好的導(dǎo)線密度。在硅中介層硅通孔上放不同的裸片連接到整個(gè)基板，只需在局部進(jìn)行高密度布線，而不必在全部的芯片上進(jìn)行高密度布線，使成本大幅降低同時(shí)性能也得到優(yōu)化。

     而在3D高密度微縮方面，英特爾的Foveros技術(shù)將多個(gè)單片連接到基礎(chǔ)裸片，然后進(jìn)行底層填充實(shí)現(xiàn)中間互連并進(jìn)行注塑來保護(hù)整個(gè)芯片，使用焊接的技術(shù)已經(jīng)可以做到20-30微米，而通過無焊料銅與銅的接口互連可突破20微米的瓶頸。
     而在未來，封測技術(shù)相比較于現(xiàn)有的Foveros技術(shù)會(huì)更進(jìn)一步。相比較于現(xiàn)有的技術(shù)，未來的凸塊間距將會(huì)由50um縮小至10um，電路將更小更簡潔，能耗也會(huì)更低

 Foveros技術(shù)與EMIB集成產(chǎn)生了Co-EMIB（通過EMIB和Foveros兩個(gè)技術(shù)之間的集成把2D和3D芯片進(jìn)行融合）。Co-EMIB可以把超過兩個(gè)不同的裸片進(jìn)行水平和垂直方向疊加，以實(shí)現(xiàn)更好的靈活度。

 全方位互連（ODI）改變了常規(guī)疊加方式下基礎(chǔ)裸片尺寸必須大于上面疊加所有小芯片總和的限制。ODI的架構(gòu)通過傳統(tǒng)的硅通孔技術(shù)，使頂層小芯片可以與下方的芯片互連，這樣就可以通過底層封裝直接對上方小芯片進(jìn)行供電，并保持上、下方裸片間直接互連。Adel Elsherbini介紹，通過這種并排互連形式延遲可下降2.5倍，功耗可以降低15%，帶寬可以提高3倍。根據(jù)英特爾對先進(jìn)封裝的路線預(yù)測，在未來凸塊間距將縮小至10um級別，密度將達(dá)到10000每平方毫米，能耗也會(huì)降低至0.05pj/bit。而ODI和CO-EMIB技術(shù)的應(yīng)用，也會(huì)使先進(jìn)封測進(jìn)一步擴(kuò)展應(yīng)用范圍。
      先進(jìn)封裝的制程演進(jìn)同先進(jìn)制造工藝的制程呈現(xiàn)出同步趨勢。在臺積電等半導(dǎo)體制造廠制程逐漸進(jìn)入5nm以下之際，先進(jìn)封裝的凸塊間距也會(huì)逐漸進(jìn)入10-20um區(qū)間。

     4、Cadence

Cadence于1990年代初開始開發(fā)用于先進(jìn)IC封裝的工具，從動(dòng)態(tài)庫(On-the-fly library)和連接開發(fā)(Connectivity development)，到自動(dòng)引線鍵合/打線(Wire Bonding)和芯片堆疊(Chip-Stacking)，再到組裝設(shè)計(jì)套件(ADK)，并支持多個(gè)不同IC 布局并行協(xié)同設(shè)計(jì)和協(xié)同分析，都在幫助用戶在設(shè)計(jì)領(lǐng)先的多芯片封裝時(shí)提高生產(chǎn)力。

     5、TI

自從Jack Kilby發(fā)明集成電路以來，TI一直處于提供封裝解決方案的前列。從第一款自動(dòng)焊線機(jī)以及非常早期的轉(zhuǎn)移模塑工藝，到MicroSiP和HotRod封裝、銅線鍵合技術(shù)，配合率先開展的半導(dǎo)體小型化進(jìn)程，使得半導(dǎo)體更加經(jīng)濟(jì)實(shí)惠。未來，TI將把對封裝的創(chuàng)新持續(xù)應(yīng)用于汽車、工業(yè)和個(gè)人消費(fèi)電子應(yīng)用領(lǐng)域，幫助用戶開發(fā)出更小、更高集成度的芯片。

     6、華天科技

公司在產(chǎn)業(yè)布局方面，積極推進(jìn)先進(jìn)封裝基地建設(shè)，近年來先后投資擴(kuò)建了昆山、寶雞、南京等基地，打通了CIS芯片、存儲器、射頻等多種高端產(chǎn)品的生產(chǎn)線。2020年7月18日華天科技南京基地舉行了一期項(xiàng)目投產(chǎn)儀式，一期項(xiàng)目已竣工面積16.3萬平方米，實(shí)現(xiàn)FC和BGA系列產(chǎn)品年封測量可達(dá)40億只，今年可實(shí)現(xiàn)產(chǎn)值2億元以上。

     研發(fā)方面公司重視新產(chǎn)品、新技術(shù)、新工藝的研發(fā)，研發(fā)支出金額逐年增加，已自主研發(fā)出了SiP、FC、TSV、MEMS、Bumping、Fan-Out、WLP等高端封裝技術(shù)和產(chǎn)品。自2019下半年來，國內(nèi)半導(dǎo)體封測行業(yè)逐步回暖，未來有望隨著新型應(yīng)用領(lǐng)域和先進(jìn)封測技術(shù)的發(fā)展進(jìn)入新一輪增長。華天科技作為國內(nèi)領(lǐng)先的集成電路封測企業(yè)，產(chǎn)品線布局豐富，技術(shù)水平行業(yè)領(lǐng)先，有望持續(xù)受益行業(yè)景氣度及國產(chǎn)替代加速影響，未來發(fā)展前景廣闊。

     7、通富微電

通富微電為半導(dǎo)體封測龍頭，與AMD、MTK等大客戶共同成長。公司為全球第五大、國內(nèi)第二大封測廠商，在封測技術(shù)上布局全面。早期公司以傳統(tǒng)封裝技術(shù)為主，2016年收購AMD蘇州、檳城兩大封測廠，得以深度綁定AMD供應(yīng)鏈并占據(jù)AMD封測訂單的大部分份額。同時(shí)公司憑借在高端封裝領(lǐng)域的實(shí)力，成為MTK在中國大陸的重要封測合作方。展望未來，公司有望伴隨大客戶份額的提升和市場整體規(guī)模的擴(kuò)大而迎來加速成長。

先進(jìn)封裝因5G、AI的應(yīng)用迎來快速成長，公司技術(shù)領(lǐng)先有望充分受益。傳統(tǒng)封測市場近年增速較為平穩(wěn)，2011-2018年市場年復(fù)合增速在3%，至2018年空間達(dá)560億美元。然而，隨著摩爾定律的放緩，半導(dǎo)體性能的提升越來越多依賴于封裝技術(shù)的進(jìn)步，從而對封裝技術(shù)提出更高要求。具體來看，隨著5G、AI芯片的大規(guī)模應(yīng)用，以及終端設(shè)備小型化趨勢的演繹，全球先進(jìn)封裝市場有望快速成長：據(jù)Yole預(yù)計(jì)，先進(jìn)封裝市場至2024年有望達(dá)440億美元，2018-2024年CAGR達(dá)8%。公司通過對AMD蘇州、檳城廠的收購，增強(qiáng)了先進(jìn)封裝的技術(shù)實(shí)力，未來有望充分受益于先進(jìn)封裝市場的快速增長。

     8、安靠

     安靠（Amkor Technology, Inc.）成立于1968年，是世界上最大的外包半導(dǎo)體封裝和測試服務(wù)提供商之一，開創(chuàng)了集成電路封裝和測試的外包業(yè)務(wù)，目前已成為全球領(lǐng)先的半導(dǎo)體公司、鑄造廠和電子OEM的戰(zhàn)略制造合作伙伴。

隨著技術(shù)的快速發(fā)展和消費(fèi)者對于定制化的要求日益增多，Amkor研發(fā)出新的封裝技術(shù)，全新的技術(shù)大幅改變封裝性能，以滿足客戶需求。Amkor幾乎對每一種新封裝技術(shù)的開發(fā)都貢獻(xiàn)了自己的力量，包括輕薄封裝格式和BGA封裝等。如今，Amkor致力于開發(fā)包括硅通孔（TSV）、穿塑通孔（TMV1?）、系統(tǒng)級封裝（SiP）、銅焊線、銅柱等在內(nèi)的技術(shù)，并采用倒裝芯片技術(shù)和3D解決方案（如堆疊晶片封裝）對元件之間的鏈接問題進(jìn)行了改善。公司還擁有專門針對于最新技術(shù)的研發(fā)團(tuán)隊(duì)，負(fù)責(zé)研發(fā)包括光電、MEMS、光學(xué)傳感器、晶圓級封裝和AoP/AiP等新興的封裝技術(shù)。

      9、日月光

      日月光是全球排名第一的封測廠商，占據(jù)20%以上份額。公司在1990年代的PC高成長期，進(jìn)入IC封裝測試行業(yè)，并發(fā)展相關(guān)材料和電子制造服務(wù)（EMS）；通過并購?fù)瑯I(yè)擴(kuò)展產(chǎn)品覆蓋，同時(shí)與客戶及供應(yīng)鏈成立合資公司，優(yōu)化垂直整合效率。公司在研發(fā)上，掌握頂尖封裝與微電子制造技術(shù)，率先量產(chǎn)TSV/ 2.5D/ 3D 相關(guān)產(chǎn)品；2017年的研發(fā)費(fèi)用113億新臺幣，營收占比4.1%（行業(yè)第四到第五名的平均水平3.6%）。在先進(jìn)封裝領(lǐng)域形成訂單與投入的正向循環(huán)。根據(jù)Yole預(yù)估，2020年先進(jìn)封裝將占整體行業(yè)的44%，約315億美元，公司的優(yōu)勢業(yè)務(wù)將得到更大空間。

 其先進(jìn)封裝技術(shù)包括2.5D/3D、FO和SiP封裝技術(shù)。

資料來源：2.5D封裝技術(shù)示意圖，公開資料整理，阿爾法經(jīng)濟(jì)研究

 2.5D封裝中管芯堆疊或并排放置在中介層的頂部，中介層具有直通TSV并充當(dāng)芯片與PCB之間的橋梁，可提供更多的I/O和帶寬。日月光是較早從事2.5D/3D封裝技術(shù)的廠商，曾基于2.5D技術(shù)量產(chǎn)了全球首顆配備高帶寬內(nèi)存HBM。公司的2.5D技術(shù)可將不同芯片進(jìn)行整合，讓體積縮小20%-30%，有效提升了效能，降低了功耗。公司的2.5D封裝技術(shù)可將CPU、GPU和內(nèi)存等集成在一起，實(shí)現(xiàn)高帶寬和高性能的平衡：

     3D封裝是將邏輯模塊堆疊在內(nèi)存模塊上并通過中介層連接，與2.5D封裝通過Bumping或TSV將組件堆疊在中介層不同的是3D封裝采用多晶硅與使用TSV的組件一起嵌入：

資料來源：3D封裝技術(shù)示意圖，公開資料整理，阿爾法經(jīng)濟(jì)研究

3D封裝堆疊的層數(shù)取決于所要求的最終封裝體的厚度及疊層封裝內(nèi)每一層的厚度（包括基板、芯片、BGA焊球直徑等），典型的BGA焊球直徑0.75-0.2mm，球距1.27-0.35mm。有一種3D封裝技術(shù)叫做封裝堆疊即PoP(package on package)，雖然增加了每個(gè)封裝材料的成本和封裝高度，但疊層器件的提高使得成本降低。此外PoP要求封裝器件應(yīng)具有薄、平整、抗高溫和耐濕性能，以便承受多次回流和表面貼裝的再加工。

五、結(jié)語

半導(dǎo)體行業(yè)正處于一個(gè)轉(zhuǎn)折點(diǎn)，得益于對更高集成度的廣泛需求，摩爾定律放緩，交通、5G、消費(fèi)電子、存儲和計(jì)算、物聯(lián)網(wǎng)(和工業(yè)物聯(lián)網(wǎng))、人工智能和高性能計(jì)算等大趨勢推動(dòng)下,先進(jìn)封裝已進(jìn)入快速發(fā)展時(shí)期。在半導(dǎo)體封裝市場中，目前傳統(tǒng)封裝仍占主要地位，但隨著芯片制程的不斷縮小，未來先進(jìn)封裝將成為主流。

在后摩爾時(shí)代對芯片性能繼續(xù)提升的需求推動(dòng)下，半導(dǎo)體產(chǎn)業(yè)鏈日漸加大先進(jìn)封裝領(lǐng)域的投資力度。

     其中，占據(jù)70%封測市場的OSAT廠商在大力投資先進(jìn)封裝，以便在利潤豐厚的市場提升競爭力。2020年，盡管受到疫情影響，OSAT的資本支出仍然同比增長27%，約為60億美元?；诖箨憟?jiān)實(shí)市場需求，大陸封測廠持續(xù)擴(kuò)大產(chǎn)能，并基本擁有主流先進(jìn)封裝技術(shù)，但技術(shù)能力還處于追趕地位，未來大陸封測廠有望受益于先進(jìn)封裝技術(shù)的升級及產(chǎn)能的釋放。

值得關(guān)注的是，除了傳統(tǒng)封裝企業(yè)外，晶圓代工企業(yè)也開始入局先進(jìn)封裝領(lǐng)域。其中，臺積電于2008年底成立集成互連與封裝技術(shù)整合部門，重點(diǎn)發(fā)展扇出型封裝InFo、2.5D封裝CoWoS和3D封裝SoIC。至今，在先進(jìn)封裝領(lǐng)域，臺積電的領(lǐng)先地位突出。盡管OSAT廠商仍主導(dǎo)著先進(jìn)封裝市場，然而，在傳統(tǒng)封裝的高端部分，包括2.5D/3D堆疊、高密度Fan-Out等領(lǐng)域，大型代工廠如臺積電，IDM廠商如英特爾和三星等，逐漸開始占據(jù)主導(dǎo)地位。這些參與者正在大力投資先進(jìn)的封裝技術(shù)，事實(shí)上，它們正在推動(dòng)將封裝環(huán)節(jié)從基板轉(zhuǎn)移到晶圓/硅平臺上進(jìn)行。總體而言，封裝市場業(yè)務(wù)范式開始發(fā)生轉(zhuǎn)變，這個(gè)傳統(tǒng)上屬于OSAT和IDM的領(lǐng)域，開始涌入來自不同商業(yè)模式的玩家，包括代工廠、基板/PCB供應(yīng)商、EMS/DM等均在進(jìn)入封裝市場。